ADC accuracy test in Altera MAX 10 FPGA

Как известно, Altera относительно недавно начала выпускать новые FPGA, особенность которых — наличие встроенного АЦП. До этого никто не делал аналого-цифровые FPGA. Максимальное достижение — были аппноты как сделать АЦП на внешнем резистивном ЦАП-е или используя LVDS приемник в качестве компаратора (sic!). Меня сразу понравилась такое решение, потому что появляется возможность делать сложные быстродействующие системы управления всего на одной микросхеме. Помимо АЦП, там достаточно памяти RAM и ячеек чтобы воспользоваться софт-процессором NIOS. Кроме того, этот девайс как-бы CPLD — конфигурационная память находится внутри.

Я решил заказать плату BEMICROMAX10, как самую дешевую из всех. К сожалению, возникла удивительно анекдотичная ситуация, подробности которой я опущу, но в результате мне пришлось заполнить и отослать пару формальных бумаг.

Кроме того, поддержка MAX 10 появилась только в Quartus 14, который ставится только на 64-битные операционные системы.

На Aleterawiki есть пример проекта использования АЦП совместно со встроенным термодатчиком. Поскольку сам пример был на VHDL, то я тут же решил сделать minimal working example на Verilog.

Что выяснилось при подготовке исходников:
– Все это дело генерируется с помощью Qsys, стандартный интерфейс с АЦП – шина Avalon. Однако, на самом низком уровне обращения к АЦП, интерфейс представляется такой диаграммой (из даташита):

– Тактовый сигнал АЦП сделан аппаратно так, что надо задействовать определенные pll – иначе проект не соберется. В примере было сделано так (картинка из RTL netlist viewer):

– Забавно, но из-за проблем с разводкой (как написано в комментариях к исходникам), коды для переключения каналов входного аналогового мультиплексора идут не последовательно, поэтому вместе с ADC wrapper автоматически вставляется модуль перекодировщика.

Короче, я не использовал Qsys вообще (не хотелось заморачиваться с шиной Avalon и прочим) – просто взял по минимуму исходники из проекта с термодатчиком (chsel_code_converter_sw_to_hw.v, fiftyfivenm_adcblock_top_wrapper.v, fiftyfivenm_adcblock_primitive_wrapper.v), подсмотрел как сделаны соединения и выставил параметры – и сделал все точно также.
В результате получилось непрерывное преобразование из одного фиксированного аналогового входа со скоростью 1 MSPS. Вот можно скачать проект для Quartus: https://sites.google.com/site/akpc806a/ADCTest.qar?attredirects=0&d=1

Результаты:
1. Диапазон входного измеряемого напряжения от 0 до 2.3V при опорном напряжении 2.5V

2. Диапазон кодов примерно от 100h до FA0h. Вот картинка характеристики напряжение-код:

(на линейность я специально не проверял – это просто картинка, показывающая диапазон входных напряжений и кодов АЦП)

3. Далее я измерил шум АЦП для нулевого входного напряжения. Просто замкнул джампером на землю аналоговый вход на плате. Собрал 1024 отсчетов АЦП. Вот график:

Среднее значение: 277.39
Среднеквадратичное отклонение: 2.10

4. Наконец, я подключил переменный резистор и выставил значение, близкое к концу шкалы. Также отобрал последовательно 1024 отсчетов. Картинка:

Среднее значение: 3970.32
Среднеквадратичное отклонение: 2.39

Интересно посмотреть на гистограмму распределения значений АЦП:

Как видно, полученное далеко от нормального распределения. В принципе, это может быть объяснено разными факторами: наводки на длинные провода, переменный резистор большого сопротивления и т.д. Что все на самом деле смазывает чистоту эксперимента).

Большинство значений попало в интервал 3967…3973, что указывает на то, что два младших бита – явно не значащие. Интереснее вычислить соотношение сигнал-шум (SNR). Для постоянного сигнала можно записать такую формулу в дБ:

Получаем SNR = 64.42. Если пересчитать в количество эффективных бит SNR = 6.02 n + 1.76, то получится n = 10.4
Таким образом, анализ показывает что разрешение АЦП оказывается порядка 10 эффективных бит.

5. Для исследования быстродействия на один из выводов выводился сигнал прямоугольной формы, который далее измерялся с помощью АЦП. Выяснилось, что в плате BEMICROMAX10 по аналоговым входам стоят конденсаторы 0.1 мкФ. Поэтому ни о каком быстродействии говорить не приходится. Пришлось заменить на 25 пФ. В результате получилось действительно быстрое преобразование — правильный результат на выходе АЦП появляется на следующем такте, спустя 1 мкс после изменения входного сигнала. Вот картинка из SignalTap:

Вывод.
Конечно, АЦП в MAX 10 не самый крутой. Он скорее типично “микроконтроллерного” уровня, как по скорости, так и по точности. Однако, для ряда применений реального времени сборка FPGA+АЦП – отличное решение, как например в управлении электродвигателями. Я опробую в самое ближайшее время в качестве контроллера шаговика с цифровым регулятором тока.
Это пока первое подобное решение на рынке – будем надеяться, что увидим еще более крутые аналого-цифровые АЦП от Альтеры.